synplify_premier 综合ip的问题

时间：10-02 整理：3721RD 点击：

目前工程中使用到了一个IP（IP只是工程的一部分），使用 synplify综合时吧IP处理成了black_box，但是在代码例化这个IP的时候有参数传递，导致synplify综合的时候报错，说有参数，我把参数注释掉就没问题了，请问有什么命令可以在综合的时候处理下么，我查看了一些synplify的资料，只有一些关于黑盒子的资料，鲜有关于提到传递参数的，跪求大家帮下忙啊

顶，顶，顶，sos

上一篇：verilog中一个关于赋值的问题
下一篇：synopsys design compiler 综合时特定的输入pin保持悬空

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器