微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > standcell verilog 仿真模型

standcell verilog 仿真模型

时间:10-02 整理:3721RD 点击:




这是一个厂家提供标准单元仿真模型
其中我认为CK,D和dCK,dD是依靠下面的$setup等系统函数传递的。下面是查询的资料










   

这个是调用的udp_dff的primitive
我认为D,CK端口和dD,dCK没有连接上,后来估计是$setuphold这个函数给赋值的。但是上面讲的这个函数的解释没有这方面的,特别就是那个NOTIFIER语句后,跟着三个“,”和dCK,dD。这样用法查不到如何使用的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top