• · DCI的VRN和VRP接反了，有什么影响吗？11-27
• · fifo depth 计算11-27
• · 建立时间和保持时间不满足如何解决11-27
• · 求助：sram的偏移约束写法11-27
• · FPGA新手 关于板子型号的疑问11-27
• · 求助，仿真时候时序自动改变？11-27
• · RC(RTL Compiler)怎样设置bc_wc时序分析11-27
• · Xilinx的vivado hls怎样加载其他系列fpga，而不单纯的V7系列fpga11-27
• · 求助 AMBA2.0协议的 AHB verilog代码11-27
• · EP4CGX150，jic烧写不成功，JTAG debugger提示时钟值不对11-27
• · 请教一个VCS功能仿真时序采样的问题11-27
• · 关于ALTLVDS_TX/RX无法使用相位偏移的问题11-27
• · 谁有《VerilogHDL数字设计与综合》的答案，望发妹纸一份，谢谢！11-27
• · 求二手 Nexys3 Spartan-6 FPGA 开发板11-27
• · IUS92是否支持process11-27
• · -source_latency_included的用法11-27
• · 我们讨论一下I2C的实际应用吧。11-27
• · 基于FPGA的SATA Host控制器11-27
• · 求哪位朋友能否帮忙啊？Isim功能仿真问题啊11-27
• · ISE:verilog用数组定义的输入端口怎样在管脚约束文件中显示出来？11-27
• · 请问：怎样在顶层top文件中，调用另外一个文件中定义的task11-27
• · 单片机ram选择bank求助！11-27
• · 求助，if条件满足却不执行？11-27
• · 建库是遇到的问题，求牛人解答，万分感谢11-27
• · spartan -6 dcm和pll使用有啥区别？看资料都可用来倍频11-27