• · 咨询：SPARTAN6 内部逻辑最高能跑到多大频率11-27
• · 使用modelsim se 6.4b仿真Spartan 6中的DDR3 IP核出现问题11-27
• · FPGA DIGILENT Anvyl touch screen examples needed11-27
• · Xilinx Spartan 6 的LVDS引脚最高接收速率11-27
• · 请问spartan-6 内部金属布线、 slice,bram 分布是哪个文档？11-27
• · Xilinx Spartan6 block ram调用问题11-27
• · SPARTAN6 FIFO CORE编写问题11-27
• · spartan6怎么实现串并转换11-27
• · 一个Xilinx编译时出现的错误11-27
• · 在做按键消抖verilog程序时，出现问题，求助11-27
• · xilinx v7的node locked license怎么用？11-27
• · 图形化Verilog编程，大家怎么看？11-27
• · 想问下vcs做xilinx公司核后仿真的问题11-27
• · 插值滤波器输出信号出现调制是什么问题11-27
• · 4*3矩阵键盘密码锁设计 FPGA11-27
• · 关于xilinx的selectio和serdes的区别11-27
• · 请问用FPGA实现跑马灯与用nios ii实现跑马灯的本质区别是什么11-27
• · 关于在planahead中如何使用rapid io的问题11-27
• · PCIe Core输入接口问题11-27
• · vcs 2013 CentOS6.5虚拟机环境下出错11-27
• · 我写了一个工程，然后加了周期约束，然后进行了静态时序分析，然后。11-27
• · FPGA问题咨询11-27
• · PCIe这样搞好像也不错嘛11-27
• · 并行CRC校验位产生11-27
• · quartus SDC中PLL的时钟约束，为什么有的是pll1，有的是pll11-27