微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > PCIe Core输入接口问题

PCIe Core输入接口问题

时间:10-02 整理:3721RD 点击:

小弟最近在搞PCIe与PC传输数据的问题,看了一个PCIe Core的example design ,还是不大清楚。我是应该把要传给PC的数据给pci_exp_rxn[7:0]呢还是传给s_axis_tx_tdata[63:0]?我需要传输3个20位的数据

s_axis_tx_tdata[63:0]吧,pcie位宽可以是64bit,这样的话3个20bit的数据合在一起,然后补成64bit,送给TLP打包

直接 搞个 AC701 或者 KC705 的板子, 下个 Demo   。 一试就完全明白。

你要看文档的,文档里有信号定义,里边都注明了各个信号的方向,当标注为in的时候,表示这个信号对pcie核来说是个输入,需要你提供的;至于你的问题,应该接到tx_tdata上

楼上说的对。你用的应该是那个PCIe AXI bridge,AXI接口是用户侧接口,pcie[7:0]那个是PCIe的高速接口,是连PC的。多看看文档。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top