微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 并行CRC校验位产生

并行CRC校验位产生

时间:10-02 整理:3721RD 点击:
并行CRC校验位产生的时候,并行位数怎么确定?比如一个128位位宽的数据,应该以什么粒度计算其CRC校验位?有没有经验值?
还望高手指教!

如果用crc32,那就是32位,用crc16就是16位,看你自己的选择了,用crc8也可以啊,如果是系统要求的CRC校验,必然有位宽、公式和初值定义等,按照那个来就好,如果是自己想使用crc纠错, 随便选择一种就可以,当然32纠错肯定好于16和8,但也运算量大一些


多谢!我不知道我问的跟您回答的是不是一回事,我想问的是128位的数据,采用并行CRC算法,每个周期计算几位数据。因为串行流水线太慢了,所以想采用并行结构,但又不知道一次算多少位合适。如果一次算8位,那128位就要算16个周期,感觉好慢啊……
按您的意思,是说采用多少位的CRC就每次算多少位吗?虽然我理解的不是一个意思啊……



    要实时那肯定算128位了, 不论选择用那种crc公式,如果不要实时那就随自己想法来选择,这个答案其实你自己肯定明白


我是觉得128位一个周期大概算不来……好吧,拆分的话要根据频率来,是吧?没有什么经验值?

不论是8 16 32 位的,都有对应的算法,最后是一些与或门实现的,只用过现成的,感觉自己随意设计的位宽比较复杂



嗯……那就迭代吧……还是纠结一个周期算不下来……谢谢啦!



    其实看生成多项式是几位的,和数据多少位没关系


我也是这么理解的……可是数据太宽啦,一次性算不下来呀

算不算得来得看你的评估,你得实际评估了才能确定具体的关键路径,然后决定一个周期处理多少比特,另外还要看你具体的应用场景,你的数据来源是通信还是算法,通信的话可以在边通信的过程就可以采用串行计算的方法!


嗯,受教了,非常感谢!

并行crc没那么困难,我以前做过64位的

求分享并行的除法器,我想了很久还是没有搞出来。

这个你可以自己定的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top