• · PT-PX功耗分析11-27
• · 请问SOC设计中SRAM算是功耗大头吗？11-27
• · SRAM11-27
• · 写Verilog时候如果有复位功能，是不是要将所有的寄存器都复位？11-27
• · 关于quartus13.0sopcbuilder11-27
• · 求教quartus11-27
• · 基于SMC的usb3500接口，如何测试自己的USB设计11-27
• · 请教16bit除法器如何拆成8bit除法器？11-27
• · 求教流水线除法的设计11-27
• · modelsim仿真 怎样查看模块内部实例化出的模块内的信号？11-27
• · verilog中的default应该赋什么样的值11-27
• · 如何解决这个数学问题？求帮助！11-27
• · 将microblaze作为ise子模块，bram出错11-27
• · vcco的问题11-27
• · 两个AD芯片时钟不同源，FPGA输入的两路数字中频应如何处理？11-27
• · 三层状态机嵌套操作nor flash，时序会不会悲剧？11-27
• · 求助：Arduino 板子验证I2C11-27
• · 警告：clk_div without an associated clock assignment 怎么解决？11-27
• · 数字IC工程师和FPGA工程师的区别？11-27
• · SDRAM的时序原理 应该从那些资料看起 感觉没有头绪11-27
• · SDC约束：FIT阶段与TIMEQUEST阶段使用不同约束11-27
• · Zynq PL可否使用外部时钟或将外部信号加入敏感列表？11-27
• · DCT 综合问题请教11-27
• · 关于AXI 总线中SlvErr和DecErr的使用11-27
• · DDR2仿真问题11-27