• · 请教高手 看到有的verilog代码里非阻塞复制都加入1个单位的惯性时延，这个作用是啥11-27
• · 关于用FPGA实现图像压缩算法11-27
• · xilinx的FIR的IP核输出的数据采样频率不对。11-27
• · 求大神，给讲解一下，这个问题11-27
• · LVDS输入接口如何配置OCT？11-27
• · set_attribute dont_touch false11-27
• · ISE13.4中利用IP generator生成了一个fifo，9K Block RAM的错误11-27
• · dc_shell>下，如何运行.sh文件，小弟初次接触，不知道命令11-27
• · get_cells get_pins get_ports get_nets区别11-27
• · 问一些关于数字前端的事11-27
• · 有人仿真过Altera的pcie设计吗？11-27
• · 如何在modelsim中仿真ram11-27
• · 求助，一个简单电路的时序解释，求各位好心人解释下，谢谢！11-27
• · ISE编译，出现警告“WARNING:Xst:1467...."原因11-27
• · 关于nios 开发11-27
• · 关于阻塞赋值问题，谢谢11-27
• · 求助 如何做gate level simulation11-27
• · 请教verilog取倒数11-27
• · 如何测试带CLock Stretch功能的I2C从机？11-27
• · 在synopsys的官方网站能下载他的DC么？11-27
• · SDK编译时候出错了，救命啊11-27
• · 大神们求回答小弟一个弱爆了的问题11-27
• · fpga 与 arm通信问题11-27
• · 小弟做第一次DC的时候遇到max_transition和fanout的问题11-27
• · ASIC设计，选择通信还是视频编码解码？哪一个更有前途，大家讨论一下11-27