微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > set_attribute dont_touch false

set_attribute dont_touch false

时间:10-02 整理:3721RD 点击:
#****************************************************
# remove dont_use attribute
#****************************************************
if { $remove_tie_dont_use_switch == "true" } {
set_attribute  [get_lib_cells smic18_ss/TIE*] dont_touch false
#
set_attribute  [get_lib_cells smic18_tt/TIE*] dont_touch false
set_attribute  [get_lib_cells smic18_ff/TIE*] dont_touch false

set_attribute  [get_lib_cells smic18_ss/TIE*] dont_use false
#
set_attribute  [get_lib_cells smic18_tt/TIE*] dont_use false
set_attribute  [get_lib_cells smic18_ff/TIE*] dont_use false
}
这是要干嘛?

顶阿丁



   小编是这样,在数字后端设计中会牵扯到强制设定哪些特殊的标准单元逻辑门,是不能用在设计中的,因此会有set_dont_touch/dont_use。常见的情况会发生在Place和CTS这两步,一般dont_touch的cell包括尺寸特别小的器件,因为尺寸越小,加工精度越差,误差越大,会引起严重的on chip variation,还有High Fanout的逻辑单元门器件,这会影响到CTS(时钟树综合)的clock skew性能,影响芯片设计的时序收敛。
   但愿我的解答让你满意~



    很满意啊啊啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top