微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE13.4中利用IP generator生成了一个fifo,9K Block RAM的错误

ISE13.4中利用IP generator生成了一个fifo,9K Block RAM的错误

时间:10-02 整理:3721RD 点击:
我在ISE13.4中利用IP generator生成了一个fifo,提示9K Block RAM初始数据可能不正确而不被使用This design is using one or more 9K Block RAMs, 9k Block RAM initialzation data, both user defined and default, may be incorrect and should not be used.

补充:用的是Spartan6_lx9,生成bit文件时出的warning。

用来给内部

今天我也遇到了这个问题,还没解决

怎么解决的呢。@@

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top