• · 超弱问：数字前端设计为什么要学C/C++ ？11-27
• · 二进制转BCD码verilog代码的综合警告11-27
• · FPGA验证（pipe）pcie11-27
• · verilog语法看了，程序也编了一些，然后怎么做提高啊？11-27
• · 求解关于一道笔试题，用Verilog编一个接口转换电路11-27
• · 请教关于verilog两模块输出信号如何同步的问题11-27
• · 有人做过关于存储器的寿命试验吗11-27
• · Xilinx 7系列FPGA的T_DCI特性11-27
• · Kintex-7 FPGA终端电阻的开启和关断时间（已解决）11-27
• · 弱问FPGA的三态输出buffer11-27
• · 新手请教Verilog语法问题11-27
• · 请教关于用普通逻辑实现memory compiler产生的memory的功能11-27
• · 用FPGA往SRAM芯片中写数据，重复写多次才能写入，怎么解决？11-27
• · QUARTUS II 64-BITS11-27
• · modelsim分模块仿真的延时问题11-27
• · Vhdl generate语句的嵌套使用问题11-27
• · std cell 驱动能力的finger 是什么意思？11-27
• · 请教ise 添加信号到chipscope后，逻辑不对11-27
• · 求助各位大大怎么用Verilog实现这样的时序呢11-27
• · 问几个quartus ii 方面的问题11-27
• · VIRTEX4_11-27
• · 请问我用的FPGA的时钟源和ODDR2的IP核可以用在cpld中吗？11-27
• · Xilinx ISE 仿真出错“Non-net variable cannot be connected to inout port fdata”11-27
• · 16位乘法器的仿真问题11-27
• · 有谁用过ARM公司的memory generator？11-27