Xilinx 7系列FPGA的T_DCI特性

查阅手册，得知7系列的FPGA HP bank具有T_DCI的特性，即对于双向pin，在输出buffer驱动时自动关断戴维南等效终端，在输出buffer处于三态或空闲时又自动打开戴维南等效终端，也就是说当该pin作为输入的时候有戴维南等效终端，以满足阻抗匹配。我不清楚的是，当该pin作为输出的时候，是完全不做阻抗匹配呢还是打开另一个输出驱动用的串联电阻?感觉驱动的时候应该有串联电阻才对，但手册上似乎没有明确说明，只说明了接收时并联终端电阻的连接状况。
不知道我说清楚了没有……望高手们赐教，万分感谢！

反复阅读手册，理解的是T_DCI大概只有输入端接电阻，没有输出驱动电阻……还是不知道该怎么处理啊！
自己顶一下，再求指教！