新手请教Verilog语法问题

Parameter

文件中加入·define ，有可能有些文件没加入，
有些工具可以在工具中设置macro

generate是个好东西，基本语法如下：
generate if (PARAMETER)
begin
....
end
else
begin  
  ...
end
endgenerate