• · 在fpga中如何制作 波形存储表11-27
• · FPGA中可以烧写两个程序吗？11-27
• · 如何用Verilog找出某一个特定的数据11-27
• · vivado HLS 如何支持spartan6系列器件11-27
• · 讨论几个VLSI设计中常常提到的性能概念11-27
• · 关于 算法仿真 和 用Verilog实现 的若干问题，只求打开一扇门11-27
• · 询问PLL11-27
• · 在ISE中不能使用`include "usbf_defines.v"吗11-27
• · 对于复杂逻辑电路,如何书写高效率的testbench？11-27
• · fpga编程运行问题11-27
• · 使用FPGA 专注数字信号处理还是逻辑设计11-27
• · xilinx DDR3仿真求教 ERROR: Load Mode Failure. All banks must be Precharged.11-27
• · 请教，ADC板卡和PCIe板卡之间数据接口11-27
• · 求助一个问题，设计一个有符号数除法，被除数16bit，除数8bit，商和余数都是8bit11-27
• · 求助：xilinx EDK_flash 擦写读11-27
• · 求助，synplify 2013.03版本无法保存project，我是64位的win711-27
• · FPGA中JTAG接口电平一定是3.3V吗11-27
• · 请问怎么在项目初期验证soc的架构？11-27
• · 关于ise中启动modelsim的仿真问题！11-27
• · Avnet/Xilinx X-Fest研讨会11-27
• · LM77温度传感器11-27
• · 每天晚上11点钟，免费回答各位留下的数字后端问题11-27
• · 管脚分配出现的问题11-27
• · 请教各位，ALTERA的4C有没有支持mini-LVDS输出的IP或者方法？11-27
• · Two digit BCD adder11-27