微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA中JTAG接口电平一定是3.3V吗

FPGA中JTAG接口电平一定是3.3V吗

时间:10-02 整理:3721RD 点击:
看了几个官方开发板都是接3.3V,想问下为什么2.5V不可以呢

有必要纠结于这个吗?这也是大家既定的协议,还有5v的呢
你想做2.5v不是不可以,那兼容怎么搞



   我查了一些资料了解到,JTAG的协议上没有提到电平有什么规定啊

it can use different voltage

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top