微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于ise中启动modelsim的仿真问题!

关于ise中启动modelsim的仿真问题!

时间:10-02 整理:3721RD 点击:
从ise中的testbench启动,各项参数已经设计好的!可是到了modelsim后各个信号都是最后一次产生的结果,没有整个过程!
比如一个计数器:仿真结果中只有最后一次计数的结果,连时钟信号都一直是0或1!
请大侠指教

我是按照xilinx给的那个跑表的教程弄得,程序肯定没有问题,不知道为什么仿真不出教程中的结果!

难道从来没有人遇到过这样的问题么阿?
是不是我的软件中相关的功能不允许阿!请大虾指教

ISE中调用Modelsim做仿真默认仿真时间好像只有1us 要想仿更长时间需自己修改,建议不要从ISE中调用,自己在Modelsim中单独仿。

单独仿真啊?
有点麻烦啊,不过我试试吧,谢谢您的忠告!

可以在testbench窗口中右键菜单中选择仿真时间的,可以根据需求改动

做功能仿真根本不需要ISE的介入 如果做综合后仿真或者布局布线后仿真也可以让ISE产生出相应的输出文件用以仿真。在Modelsim中仿比较灵活嘛 呵呵

我觉得还是那些手指没有做好,从ise中的testbench 文件launch MODELSIM应该没有问题,应该和直接在modelsim中仿真一样!
不然xilinx不会在他们的教程当中也作提倡这种做法!

我想主要是因为在modelsim中直接仿真的话可以采用写.do文件甚至写.bat文件的方式,而且可以在不打开Modelsim GUI的情况下完成仿真工作。我们实验室是一直都提倡分开的。

check your testbench

test bench  是按照教程作的,肯定不会错的!看来我只能分开做了,就是觉得麻烦!

ISE中启动modelsim需要使用ISE自己提供的testbench模板

check your testbench

帮你顶一下啦

我也遇到了同样的问题,不知道这个问题小编解决没?要是解决了的话请帮帮我吧,非常感谢!

同遇该问题,要是解决了的话请帮帮我吧,非常感谢!

由ISE啟動ModelSim進行模擬,使可行的,我也一直是使用此一方法
進行操作,也遭遇過類似情形,不過都是MUT(Module Under Test)本身
有錯誤,或者是Teshbench有造成的,建議可以再檢查一下程式。

See Writing Testbenches

学习了~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top