• · Virtex-6 的乘法器资源有两种，请问各自的优势是什么？11-27
• · zynq-a9系统中在PL侧配置Microblaze核，访问PS侧OCM出错11-27
• · Zynq-a9与Microblaze共存的系统 Debug遇到的问题，求解答11-27
• · 请教关于quartus如何添加时序约束11-27
• · Altera寄存器没有复位为0，也没有赋初值为0，编译之后输出是低电平还是高电平？11-27
• · ISE error pack：679 求助！急11-27
• · 一个时序优化的问题。11-27
• · verilog 敏感列表11-27
• · 自己设计的1T8051，带jtag 功能的8051，想卖卖11-27
• · DDR3求助11-27
• · verilog存储器类型变量，占用资源较多 reg rom_base_10Hz 11-27
• · Altera uniphy_ddr3_controller 错误11-27
• · quartus用IP核生成DDR3 SDRAM CONTROLLER WITH UNIPHY时编译出错11-27
• · 求大胜！单端口和双端口RAM的区别是啥？11-27
• · RGMII接口上的载波扩展(carrier extend)何时发送11-27
• · tms320f28335开发板11-27
• · 谁有Xilinx ISE Design Suite 10.x FPGA开发指南-逻辑设计篇的CDROM的资料11-27
• · 求助$signed的用法11-27
• · eflash控制器设计问题求助11-27
• · xilinx的fifo使用11-27
• · 请教一个语法问题11-27
• · SOS，vivado综合一直卡在Initial Routing11-27
• · 使用分频时钟模块的复位问题11-27
• · 从快速时钟到慢速时钟的 multicycle path 设置11-27
• · 后学末进求助论坛各位大大！11-27