微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个语法问题

请教一个语法问题

时间:10-02 整理:3721RD 点击:
下面代码,modelsim和VCS功能仿真结果 a = 0,why?reg a [3:0];
initial
begin
  a = 2**4-1;
en

改为a [4:0]试试

淘宝搜索    车车大队长    店铺
欢迎FPGA工程师光临我的二手图书淘宝网站。----淘进一切,物尽其用。
目前出售二手图书:
《图像处理、分析与机器视觉(第三版)》47元
《多媒体处理FPGA实现》30元
《Xilinx ISE design suite 10.x FPGA 开发指南》 30元
《FPGA/CPLD 设计工具 ISE 5.x 使用详解》23元
《编写测试平台-HDL模型的功能验证(第二版)》 24元
《片上系统-可重用设计方法学(第二版)》15元
《数字设计原理与实践(原书第三版)》30元
《Draft Standard SystemC Language Reference Manual》20元
《系统芯片(SOC)验证方法与技术》17元
《SystemC 基础教程》 18元

   试了,也不行啊。   modelsim可以,VCS不行。

[attach][attach]602161[/attach][/attach]
还真没发现这个问题
怎么不显示图像?

integer i = 2**4-1   再用i 赋值给寄存器。  i 值只能是常数。



   难怪声明ram的时候好使,谢谢

reg a [3:0] 似乎是把a定义成一个有4个元素,每个元素是1bit的数组,而不是一个4bit的register变量。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top