微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Virtex-6 的乘法器资源有两种,请问各自的优势是什么?

Virtex-6 的乘法器资源有两种,请问各自的优势是什么?

时间:10-02 整理:3721RD 点击:
对于Virtex-6的片上乘法器资源。
如果用IP调用multiplier,会有两个选项: 一个是LUT-based Multiplier; 另一个就是DSP48E1;
第一种,我从来没有用过,感觉就是用slice里面的LUT按照乘法逻辑连接出来的乘法器,不知道优势在哪里?
第二种,其实就是我们写Verilog时,计算乘法时用到的 “*” 操作符。我们一直在用它,不占用slice里的LUT资源,但是占用一种叫DSP48E1的特殊资源。
我感觉上用DSP48这种特制IP,怎么说也要比用LUT连出来的“仿制门级乘法器”要高效吧? 那么为什么Xilinx还要提供一个LUT-based Multiplier 呢? 请问它的优势到底在哪里呢?

比如DSP48不够用的时候~

最近第一次用到乘法,没怎么关心综合后的效果.



    在做乘法时,优先级最高的是DSP48E1 IP核,综合起来时序很容易满足,当然如果资源不够的话,会考虑LUT-based Multiplier。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top