微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VIRTEX4_

VIRTEX4_

时间:10-02 整理:3721RD 点击:
STARTUP_VIRTEX4 STARTUP_VIRTEX4_inst (
      .EOS(EOS), // End Of Startup 1-bit output
      .CLK(CLK), // Clock input for start-up sequence
      .GSR(GSR_PORT), // Global Set/Reset input (GSR can not be used as a port name)
      .GTS(GTS_PORT), // Global 3-state input (GTS can not be used as a port name)
      .USRCCLKO(USRCCLKO), // USERCLK0 1-bit input
      .USRCCLKTS(USRCCLKTS), // USERCLKTS 1-bit input
      .USRDONEO(USRDONEO), // USRDONE0 1-bit input
      .USRDONETS(USRDONETS) // USRDONETS 1-bit input
   );
这个原语怎么调用?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top