微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Vhdl generate语句的嵌套使用问题

Vhdl generate语句的嵌套使用问题

时间:10-02 整理:3721RD 点击:
关于generate语句我有一点不太明白,一下这种使用方式合理么?

GEN1:FOR i IN 0 TO 7 GENERATE

    GEN2:FOR j IN 0 TO 7 GENERATE

       --code

    END GENERATE;

END GENERATE;

好吧,还是自己写一段代码测试一下吧...

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top