微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教ise 添加信号到chipscope后,逻辑不对

请教ise 添加信号到chipscope后,逻辑不对

时间:10-02 整理:3721RD 点击:
请教达人,我的代码中将一些信号加入到ila,发现结果有错!换掉一些观测信号后,发现又是另外一个结果,有的时候结果又是正确的,我的所有的时钟都约束了,感觉很像时序约束不全造成的,跨时域的时钟之间是否必须要约束

chipscope信号不要加太多,采用深度也注意,会影响最后的时序,最后约束也不要过严

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top