• · DDR3 ip核仿真时必须要接仿真模型吗11-27
• · create_clocks 的深深思考，求教！11-27
• · 为何要禁用 TIE11-27
• · 为何要禁用set dont use smic18_ss/FFSD11-27
• · ddr3里的truebl4概念11-27
• · dc综合问题11-27
• · 求助：关于亚稳态？11-27
• · SV验证环境中，Driver总是主动的，DUT总是被动的吗？11-27
• · modelsim仿真时 error loading design是怎么解决的11-27
• · FPGA板上验证：SDK 结果与 CHIPESCOPE 结果不一致问题？11-27
• · modelsim 仿真 QuartusII FIR IP核无输出11-27
• · AX88180以太网丢包原因求助11-27
• · 关于FPGA 开发板上flash的调用11-27
• · DC综合后如何使用modelsim后仿真11-27
• · VHDL 转 Verilog 求助。 input port 是 integer11-27
• · VHDL转Verilog求助11-27
• · 如何将多个时钟周期的电平信号转化为一个时钟周期的脉冲信号？11-27
• · 关于altera的altgx IPcore的问题11-27
• · ISE map11-27
• · 求助verilog运算截取表述方式11-27
• · 32位流水线加法器verilog11-27
• · VIVADO 在输入输出管脚没有接到I/O时怎么才能保证在布局布线时资源不被优化11-27
• · 关于 XILINX Zynq 极客挑战赛 评审结果11-27
• · DMA问题求助11-27
• · 求问“系统工程师”这个职位前途怎么样？11-27