• · 奇数分频时钟作为时钟源11-27
• · tanner13下载地址，也有很多eda破解软件11-27
• · Cadence IC610启动后的问题和无法使用帮助文档！11-27
• · 请教个问题，有关用ise14.1仿真DDR2控制器11-27
• · DFT-ATPG 怎么产生有don't care bits的test pattern？11-27
• · 弱弱地问一个关于Xilinx原语的问题……11-27
• · 64位VCS在Centos6.4上跑仿真出现问题，求帮助11-27
• · "01"detector实现？11-27
• · IIR滤波器的反馈信号无限放大，怎么样限制11-27
• · 问一个关于VHDL不用event来表示时钟边沿的问题11-27
• · 请教modelsim仿真s6的mig出现的奇怪现象，感谢一下。11-27
• · signaltap 找不到要采集的信号，一个都没有？11-27
• · 请问如何用ncverilog把多个文件编译成一个库11-27
• · 关于ISE里自己写tb文件11-27
• · 问问关于状态机的问题？11-27
• · FPGA实现可变带宽数字滤波器11-27
• · xilinx FIFO使用11-27
• · 怎么通过参数传递调用xilinx ipcore11-27
• · FPGA导入软核做控制，替代MCU，发现出现中低频噪声。求助。11-27
• · XILINX ISE 布线，出现Designs are not completely routed11-27
• · 关于setup/hold time求解：11-27
• · assign 左右值不等，咋回事11-27
• · quartus12下使用nios2的操蛋问题11-27
• · 请教如何满足外部器件或IP核的建立保持时间11-27
• · modelsim做综合后仿真，为什么复位信号出现2us后寄存器才被复位11-27