• · 关于Quartus13.0中SRAM模块11-27
• · 求助：FPGA资源占用是看Summary中occupied Slices还是Module Level Utilization11-27
• · 请教SPARTAN3/3A系列的FPGA,上电后的配置时间大概多久？11-27
• · XILINX SDK相关，望各位答答11-27
• · ISE如何进行自底向上（Bottom-UP）的综合11-27
• · 为什么Xilinx FPGA器件中要分几个时钟域呢？11-27
• · verilog hdl 和vhdl哪一个以后比较有用呀？请各位大侠指教11-27
• · 请问电流型灵敏放大器跟电压型灵敏放大器工作原理的具体区别11-27
• · V5 PCIe endpoint block plus 仿真问题11-27
• · 如何在ISE中仿真Core generator生成的FIFO？11-27
• · register file如何生成11-27
• · 如何使用Core Generator生成的MIG 来控制DDR3进行读写操作？11-27
• · I2C数据保持时间疑问？11-27
• · ISE 14.1 MAP ERROR11-27
• · 请教v6的ucf报错的原因11-27
• · 在Planahead中，怎么将未使用的引脚置成FLOAT，ISE中可以很容易的找到这个选项。11-27
• · questsim 6.3c 对sv 也不是全部都支持的？11-27
• · power compiler 流程11-27
• · 跳线连接FPGA时应该注意哪些问题？11-27
• · 关于costas环的疑问11-27
• · MV Tools 做MVSIM（UPF）流行吗？11-27
• · FPGA三国志-第一篇/共四篇/不可不看的故事 原创！长篇连载！11-27
• · fpga面试问题求助11-27
• · verilog 仿真和实际看波形不一致（if判断条件不生效）11-27
• · 可变带宽fir滤波器11-27