微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > I2C数据保持时间疑问?

I2C数据保持时间疑问?

时间:10-02 整理:3721RD 点击:
CLK上升沿采样时,Hold Time定义是:上升沿之后,data保持不变的最小时间。

在I2C中是上升沿采样,而tHD;DAT的定义却是:下降沿后,data保持不变的最小时间,如下图:



请问为什么不一样?

不是start,end,sda不会在scl为高的时候变化,这里hold就满足,至于那个tHD,有这个时间不会引起i2c把数据阶段误判为start,end,restart。



   可以这么理解,tSU;STA和tHD;STA两个参数是以SDA下降沿为参考基准的,以保证START condition能够被正确识别。小编可以再仔细看看SPEC中的时序图。

二楼正解,在SCL上升沿时数据输入,触发器有Setup Time和Hold Time。而下降沿时数据输出,那就要考虑I2C总线协议会不会出现问题了。

I2C是下降沿发送数据,上升沿接收数据
看你是从哪个位置看待这个问题了,Master?or Slave?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top