微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog hdl 和vhdl哪一个以后比较有用呀?请各位大侠指教

verilog hdl 和vhdl哪一个以后比较有用呀?请各位大侠指教

时间:10-02 整理:3721RD 点击:
我事一个新人  想学一下   请问哪一个以后比较有前途?

***** 小编模式 *****
该贴子是管理员从<a href=forums.cgi?forum=10>单片机开发</a>转移过来的!

verilog hdl 和vhdl哪一个以后比较有用呀?请各位大侠指教
verilog

verilog hdl 和vhdl哪一个以后比较有用呀?请各位大侠指教
这个问题就好像软件开发人员的新手整天争论C++和JAVA哪个更好一样:一点意义都没有~~

verilog hdl 和vhdl哪一个以后比较有用呀?请各位大侠指教
VERILOG好学点。

verilog hdl 和vhdl哪一个以后比较有用呀?请各位大侠指教
verilog 和C语言很相近,VHDL和PASCAL语言很相近。verilog相对较灵活一些,VHDL相对要严谨一些。两种语言是相通和可以互相转换的,学好了一门,再看另一个可能只需要几天时间就够了

verilog hdl 和vhdl哪一个以后比较有用呀?请各位大侠指教
用的企业不相同 
二者没有区别
不过VHDL语法较难吧  
呵呵 班门弄斧了

工业上一般是用verilog吧。
VHDL学起来比较郁闷,过于严谨,主要是军事上和高校里用的多吧。

学会Verilog,看懂VHDL

前一个吧,好像是

学校里两种都学了,但是公司里几乎还是清一色用verilog的,呵呵

事实上在工业界是VERILOG占了上风

verilog

我觉得各有不同吧。学会一个,另一个就很快就学会了。

我觉得各有不同吧。学会一个,另一个就很快就学会了。

我觉得各有不同吧。学会一个,另一个就很快就学会了。

IC 用verilog 的多。
欧洲公司VHDL多

学会Verilog,看懂VHDL

按不同地区分,没什么好坏。
美国台湾用verilog多。
欧洲用VHDL

verilog

感觉vhdl效率可能高一些
不知道对不对

也投verilog一票

也投verilog一票

回复 #1 没事乱弹琴 的帖子
个人认为verilog 好一些。好学,灵活。

用verilog的好像多一点

主要是自己的习惯,无所谓,我是拿着VHDL书边看边做的.

好像国内的企业大多用verilog,国外企业多用VHDL,VHDL稍微难一点

好像国内的企业大多用verilog,国外企业多用VHDL,VHDL稍微难一点

verilog很容易上手,建议先学。

verilog

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top