微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于costas环的疑问

关于costas环的疑问

时间:10-02 整理:3721RD 点击:
我现在做costas环,觉得这个东西的原理很简单,也找到有书有这个题目的,但是照着书上做就做不出来,一方面因为书上大多调用IP核,而我自己用IP核时出很多问题,然后就自己写了以部分,但是觉得出来的结果简直不能看,想来想去觉得问题出在FIR滤波器上面,我在ISE上用VERILOG写,因为没有深入去了解FIR所以就用了一个很简单的乘累加的,然后想来想去觉得不可能,一开始是用8阶,后来改到16阶,然后30阶,现在用的64阶的IP核,还是无法就吧高频完全滤掉只剩直流,所以觉得要数字实现costas环简直不可能啊。
      但是我也知道这个题目肯定很多人已经实现了,所以希望知道的朋友指点一下啊   谢谢了!

costas环应当和锁相环(PLL)结合起来使用。
锁相环理论中用的是环路滤波器,不是FIR滤波器。一般来说环路滤波器二阶就够了。
建议再看看锁相环理论方面的书籍。

这个是需要定环路参数的 不是随便写就能工作的

建议找锁相环方明的书来研究一下

环路参数很重要,这方面得反复验证。

什么都没看到呀,小编!

非常感谢,非常感谢~!

我采用的二阶环路滤波器,但我不管怎么调整C1,C2的值,都感觉不可能得到直流分量啊
送入环路滤波器的是-13,12,-14,-16,-37,37,13,14的循环序列,感觉二阶环路滤波器应该输出直流分量0的,但是做不到啊?求大神帮忙解释一下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top