• · altera的Scaler的使用11-27
• · 用DDR3mig做仿真时，出了点问题，请大侠拔刀相助11-27
• · 画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱11-27
• · synplify2013.9无法生成网表11-27
• · PT报setup timing，start point clock的incr不为011-27
• · 求大神帮忙写一个testbench11-27
• · 求帮忙指点写一个testbench11-27
• · 求书Verilog HDL, Samir Palnitkar, 2nd edition, Prentice Hall 200311-27
• · fpga中IO类型11-27
• · CPLD中如何做一个自动双向IO11-27
• · 布局布线的时候遇到congestion的问题无法通过11-27
• · 蓝牙4.0 link controller 建链11-27
• · 能不能将generate语句写到task中？11-27
• · 弱问关于FPGA的综合和优化11-27
• · Xilinx translate error11-27
• · dump 出的vhdl波形debussy不认识11-27
• · 关于Xilinx里面的SRL16使用方法11-27
• · modelsim 10.1c用哪个verdi版本合适？11-27
• · 有用过verilog的function和task的朋友么11-27
• · SDRam 初学者 请问应该从哪些资料看起 有推荐的书籍吗11-27
• · Nios II 9.1编译出现错误win711-27
• · about gated clock11-27
• · verilog阻塞赋值问题11-27
• · 看电子书的一点感想～11-27
• · 一台电脑上能接两个jtag，同时调试两块xilinx的fpga吗11-27