微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > PT报setup timing,start point clock的incr不为0

PT报setup timing,start point clock的incr不为0

时间:10-02 整理:3721RD 点击:

以前报都是为0,这次直接incr就是等于clock的周期,请问这是怎么回事?
start和end point clock都是同一个
大概是这样:
Point                                    Incr  Path
----------------------------------------
clock clk (rise edge)                50    50

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top