微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求帮忙指点写一个testbench

求帮忙指点写一个testbench

时间:10-02 整理:3721RD 点击:
module testbench(A);
output A;
initial begin
        #1 A=1;
        #1 A=0;

        #1 A=1;
        #1 A=0;
        #1 A=1;
        #1 A=0;
      ......... N组,当然,每组A值每组都不一样
end
endmodule
我想把它改成类似的
module testbench(A);
output A;
task t;
output A;
   #1 A=1;
   #1 A=0;
endtask
initial begin
     t(A);
     t(A);
     t(A);
      ......... N组,当然,每组A值不一样
end
endmodule

结果A无输出
该怎么解决?急,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top