弱弱地问一个关于Xilinx原语的问题……

用Kintex-7原语搭建了一个小模块，结果速度特别慢。看了一下其它模块都没有问题，唯独FDCE模块（就是D触发器），跟不上时钟频率。时钟频率也不高，只有200M。表现就是时钟上跳沿完全踩不到数据，一直保持为0。把频率降低10倍就对了，看了一下CLK-Q延迟只有100ps，也不是很大呀，为啥200M的时候就没有变化呢?
模块规模很小，感觉不应该有问题呀……不知道是什么原因?
以及，昨天无意中点开了FDCE的源代码，看到CLK-Q的赋值是有延迟的，今天想再仔细看看源代码，怎么也找不到了。不知道怎么打开原语的源代码?
非常感谢！

补充一下：后来发现不是输出没有变化，而是输出都要等到100ns后才会跟随输入变化……当频率高于200M的时候，CK都过去一个多周期了输出才跟着跳变……延迟好大呀！