微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何将多个时钟周期的电平信号转化为一个时钟周期的脉冲信号?

如何将多个时钟周期的电平信号转化为一个时钟周期的脉冲信号?

时间:10-02 整理:3721RD 点击:
输入是这样的____||_____输出是____|~|______...

找上升沿或下降沿


task lpush;
integer j;
generate
for(j=0;j<=`T;j=j+1)begin:B
Lambda[j]<=lmult[j];
end
endgenerate
endtask
    这段语句有什么语法错误啊?一直提示Line 140: Syntax error near "generate".

You can use edge checking circuit to realize this function.

  1. always@(posedge clk)begin
  2. in_l1 <= in;
  3. in_l2 <= in_l1;
  4. end
  5. assign in_pos = in_l1 & (~in_l2);
  6. assign in_neg = (~in_l1) & in_l2;

复制代码

task中带generate可以吗?
没有用过

   沿检测电路,还有一个双沿的用异或就可以了。

赞一个



   赞

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top