微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE map

ISE map

时间:10-02 整理:3721RD 点击:

在使ISE进行map的时候,出现下面的错误1.The number of logical LUT blocks exceeds the capacity for the target devices
2.The design is too large to fit the device
逻辑中通过报告可以看到用到了200个乘法器,1000个加法器和30000多个FF
我的逻辑是一个jpeg的编解码器,用的是v5的板子

很明显资源超出了芯片的容量了

你可以换成V6的板子试一下!

资源超了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top