ddr3里的truebl4概念

看ddr3_model.v代码，发现里头有个truebl4变量，在feature_truebl4=1和MR0的A[1:0]=2'b11同时成立时有效，也就是说，它是不同于BL8和BC4的另一种burst length模式。代码里除了将内存划分为bank之外，还将4个bank组成一个group，这个group好像和truebl4特性相关。
请问有没有人对truebl4和group有了解的?能不能指点一下?感谢万分！