微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 为何要禁用 TIE

为何要禁用 TIE

时间:10-02 整理:3721RD 点击:
脚本代码
#****************************************************
# remove dont_use attribute
#****************************************************
if { $remove_tie_dont_use_switch == "true" } {
set_attribute  [get_lib_cells smic18_ss/TIE*] dont_touch false
# set_attribute  [get_lib_cells smic18_tt/TIE*] dont_touch false
set_attribute  [get_lib_cells smic18_ff/TIE*] dont_touch false
set_attribute  [get_lib_cells smic18_ss/TIE*] dont_use false
# set_attribute  [get_lib_cells smic18_tt/TIE*] dont_use false
set_attribute  [get_lib_cells smic18_ff/TIE*] dont_use false
}啥意思,为何要这样做

顶啊啊啊啊

有大神知道原因吗

个人理解:
不一定必须禁用吧
但留给p&r处理可能更好一些

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top