VIVADO 在输入输出管脚没有接到I/O时怎么才能保证在布局布线时资源不被优化

正在对模块逻辑资源评估，信号比较多，没法全部外接到I/O上，考虑的下面两种方法都遇到了问题1、当信号直接用wire 空接，在综合时加了(*KEEP = "TRUE"*)保证综合不被优化掉，但是在布局布线后大部分资源还是被优化了；
2、将信号作为输入输出管脚，综合室没有问题的，但是实现时输出输出信号又会报not placed 错误。
求1中布局布线不被优化或2中不检查I/O是否绑定的设置方法

内部写个逻辑，比如寄存器，将寄存器输出给IO即可。

图形化界面管脚绑定随便绑绑很简单的啊，关键管脚绑定之后，剩余的place in area就好了

随便设置一个输出引脚，如output wire dout;
内部信号一大把，如d0[7:0],d1[15:0],d2[14:0],d3[31:0]等等
然后：
assign
         dou = (&d0) || (&d1) || (&d2) || (&d3);
偶就是这么干的

被优化掉的是那些后续没有用到的，试试加一个简单的模块处理这些信号线，或许可以...

请问您的这个问题解决了吗?我现在在vivado里面也遇到了类似的问题，实现后很多资源都被优化掉了，咱们可以一起探讨下这个问题，多交流！