微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx的FIR的IP核输出的数据采样频率不对。

xilinx的FIR的IP核输出的数据采样频率不对。

时间:10-02 整理:3721RD 点击:
在使用xilinx自带的FIR的IP核,输入数据的采样频率是25Khz,系统的时钟是50Mhz,但是输出的数据采样频率却不是25Khz,而是12.5Khz左右。我用的是7.1版本的FIR的IP核,s_valid的频率也是25KHZ,不知道问题出在哪里了、

仿真的结果就是这样的,counter就是输入的数据,out是输出的数据

是不是选了抽取选项?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top