微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim仿真 怎样查看模块内部实例化出的模块内的信号?

modelsim仿真 怎样查看模块内部实例化出的模块内的信号?

时间:10-02 整理:3721RD 点击:
比如
顶层testbench实例化的模块:
top top_u1
(
...
);
在这个模块内又实例化了个
layer1 layer1_u1
(
...
);
能不能查看layer1_u1内部的信号?怎么弄?谢谢!

在objects窗口中点+号,一层层找, 不就找到了你要的信号,然后拖到wave窗口中,再run一下,不就行了

在objects窗口中点+号,一层层找, 不就找到了你要的信号,然后拖到wave窗口中,再run一下,不就行了



    多谢!会了

多谢 找了好久

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top