微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog中的default应该赋什么样的值

verilog中的default应该赋什么样的值

时间:10-02 整理:3721RD 点击:
在状态机的case语句中,最后要加上默认项default,可是我看到有的书上写的是一个确定的状态,有的则是不定态xxx,到底应该写那个啊?求助!

取决于case条件是否完备啦
如果你的case条件已经完备,那default不写也无所谓呀,一定要写的话,随便赋值都可以
如果case条件不完备,default肯定不能写xxx,应该给一个确定的值

仿真时写XXX,便于发现错误!综合时写复位态,便于软件综合!

多谢,多谢,看来还得好好学习啊!呵呵

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top