微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教流水线除法的设计

求教流水线除法的设计

时间:10-02 整理:3721RD 点击:
求教流水线除法的设计,还没有思路,请教大家

之前有弄过一个并行的



   请教,可以稍微讲讲不?怎么个并行思路?



   请教并行除法器的适用范围?必须是小数么?被除数小于除数么?



   并行除法器的时间延时:T=3(n+1)^2
   所以假设.11的lib,12bit除法器用到的延时大约为500t=500*0.2ns=100ns

   对于100M的设计,岂不是要10个cycle?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top