微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教16bit除法器如何拆成8bit除法器?

请教16bit除法器如何拆成8bit除法器?

时间:10-02 整理:3721RD 点击:
请教16bit除法器如何由8bit除法器实现?

自己写一个除法器好了,如果是除固定值,则用乘法代替



   我写了一个16bit的流水的除法器,需要16个cycle的延时,但是我的设计只允许8个cycle的延时,要考虑如何实现16bit除法器拆成2个8bit的并行?



   然后,采用查表法,综合出来的面积太大,要30K,不能接受

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top