微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 三层状态机嵌套操作nor flash,时序会不会悲剧?

三层状态机嵌套操作nor flash,时序会不会悲剧?

时间:10-02 整理:3721RD 点击:
目前需要用FPGA独立操作nor flash,大家都知道,norflash的很多操作,是需要先发一串命令再读写的,所以顺序执行是避免不了的。由于客户的应用需要,我的主状态机肯定是面向最上层应用,第二层状态机肯定是面向比较底层的应用,然后我打算做一堆第三层状态机,比如“写入数据”、“擦除区块”等最最底层的顺序驱动逻辑,把这些固定顺序操作做成第三层状态机,然后由第二层状态机来调用,再由第一层状态机来调用第二层。
这样做,有些类似C语言调取函数了,调取的东西,都是顺序执行的,这些状态机,我打算都做成2段式。
时钟也不快,大概50M,但是需要在85℃的环境下应用,我从来没这么嵌套过,综合软件用synplify,后端布局布线用ise,有经验的大神来分析下,这样做,时序容易跑乱吗?(我会尽量用寄存器打拍各类信号)
这样做的话,需要注意什么?
小弟谢谢!

如果你用三层状态机,那相当于是一个很大的状态机,对时序肯定是有影响的。取决于你的状态的多少,跳转条件等。
你可以试一下用三个独立的状态机,采用一些握手的机制,相信更容易满足时序

层数太多很容易有时序问题,如果第三层只是一些赋值,三层应该可以满足

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top