微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > SRAM

SRAM

时间:10-02 整理:3721RD 点击:

哪里有SRAM控制器的 verilog代码学习一下啊网上找到的,全是仿真的代码,不能综合

我想问的是:
SRMA的读写时序,CS,WE,UB,LB等信号要一个节拍一个节拍地按手册来变化吗?那样读一个数据,且不是需要好几个时钟?
而我看到网上的程序却是,将所有信号在周一个时钟内全部置位(包括数据和地址).

你说的是sdram,不是sram吧。sorry,没有代码

[attach]450573[/attach]
是SRMA,不是SDRMA时序很复杂啊,需要一个节拍一个节拍地保证每个信号的先后顺序吗?
在一个时钟内,将所有信号置位,能成功读写吗?




到底是SRMA 还是 SRAM?

我也想问这个问题,到底是sram还是srma

不好意思是SRAM,异步SRAM
键误

sram不需要数据的刷新 不需要特殊的时序啊

SRAM很简单啊....

sram应该可以不用叫做控制器吧,亲
很好操作的,写的时候,给时钟,地址,使能,立马写进去
读的话,给时钟,地址,使能,一般是过一个时钟出数据,但这也和设计有关
加油哈

always @(posedge clk) begin
  if(wr_en)  mem[wr_addr] <= wr_data;
end
assign rd_data = mem[rd_addr];
就是类似这种东西的?

谢谢大家,等我板子回来,试下再说,现在还没有办法上板调试.
CMBE到时不对,再来接着请教

好东西。

SRAM原理介绍

just send add and data !

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top