微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 写Verilog时候如果有复位功能,是不是要将所有的寄存器都复位?

写Verilog时候如果有复位功能,是不是要将所有的寄存器都复位?

时间:10-02 整理:3721RD 点击:
注意,是所有寄存器。
如果不复位的话,万一输出个什么不确定的值是不是不太好啊。

是否都复位要看具体的用法。若有部分寄存器在用法上一定是先被赋值然后再使用,就可以不用复位啦
我所知道的,arm cortexM0 内核里面好多寄存器就是没有做复位的

不是所有的寄存器都需要复位的
自己根据实际情况确定要不要复位

上一篇:关于quartus13.0sopcbuilder
下一篇:SRAM

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top