微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > SDC约束:FIT阶段与TIMEQUEST阶段使用不同约束

SDC约束:FIT阶段与TIMEQUEST阶段使用不同约束

时间:10-02 整理:3721RD 点击:
请教:       对于一些电路,我发现,如果不约束,往往自由跑下来的结果是符合我要求的,但是假如做了约束,往往跑得还不如不约束好。所以我就希望在FIT阶段使用非常宽松的约束或者不约束,但是在TIMEQUES阶段使用约束去检查,我知道写法是在SDC中增加一个IF语句,意思是如果当前阶段是FIT,适用什么约束,否则什么约束,但是具体写法记不清了,哪位可以指教一下?。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top