微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vcco的问题

vcco的问题

时间:10-02 整理:3721RD 点击:
芯片的VCCO给的是3.3V的。然后外部输入个时钟是LVDS2.5V的差分时钟。
那么问题就来了。
   我可以在UCF里面定义LVDS2.5的IO口去使用这个时钟吗?
  还是换一个时钟。选用外部输入为LVDS3.3的时钟输入?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top