Xilinx Spartan 6 的LVDS引脚最高接收速率

时间：10-02 整理：3721RD 点击：

Xilinx Spartan 6（XC6SLX9-3CSG225C）的LVDS引脚最高接收速率能到625M吗?
求大神指点！

可以，仔细看看DS

要是可以的话，是直接通过xilinx原语：IBUFDS和Obufds就能实现625M lvds 数据的正确收发吗?
还有我看了Spartan-6 FPGA Data Sheet：DC and Switching Characteristics，没看出来可以接收625M，

您能具体指点一下在文档什么地方吗?

谢谢！

DS162 Table 25

DS162 上面有详细数据，另外625M没有问题，我验证过630M。

搜lvds sdr or lvds ddr可以看到

上一篇：请问spartan-6 内部金属布线、 slice,bram 分布是哪个文档？
下一篇：FPGA DIGILENT Anvyl touch screen examples needed

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器