IUS92是否支持process

时间：10-02 整理：3721RD 点击：

各位大侠，
我现在只有IUS92,我跑代码中带有process 的就出错了，IUS92是不是不支持process语法。我看process是systemverilog标准里面定义的。
错误如下：
ncvlog: *E,SVNOTY (./TOP.sv,21|17): Syntactically this identifier appears to begin a datatype but it does not refer to a visible datatype in the current scope
不知各位有没有遇到类似的情况啊?

上一篇：-source_latency_included的用法
下一篇：求二手 Nexys3 Spartan-6 FPGA 开发板

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器