微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > RC(RTL Compiler)怎样设置bc_wc时序分析

RC(RTL Compiler)怎样设置bc_wc时序分析

时间:10-02 整理:3721RD 点击:
Cadence RC里怎样设置bc_wc时序分析?
类似dc的set_operating_condition -analysis_type bc_wc -max ... -min ...

看起来不支持这个功能。
dc::set_operating_conditions
-analysis_type string
                            The only accepted value is single. This indicated that only one
                            operating condition is to be used.
-min_library string
                            Specifies the library under which the the operating condition is
                            present for hold analysis. Hold analysis is not supported by RTL
            Compiler, but the value is written out by write_sdc.
另外,rc_ta.pdf里只有multi-mode Timing analysis,却只字未提multi-corner。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top